CLIPPEDIMAGE= JP401272158A

PAT-NO: JP401272158A

DOCUMENT-IDENTIFIER: JP 01272158 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: October 31, 1989

INVENTOR-INFORMATION:

NAME

. .

KENO, TAKUJI
TOMII, KAZUYUKI
MIYAMOTO, YASUNORI
KOMODA, TAKUYA
MAEDA, MITSUHIDE
SUZUKI, YUJI

ASSIGNEE-INFORMATION:

NAME MATSUSHITA ELECTRIC WORKS LTD COUNTRY

N/A

APPL-NO: JP63100604

APPL-DATE: April 23, 1988

INT-CL (IPC): H01L029/74

US-CL-CURRENT: 438/FOR.140,257/136 ,438/133

ABSTRACT:

PURPOSE: To obtain a semiconductor device having a small leakage current and a short turn-off period with low degree of irregularity by a

method wherein a buried region having the conductivity reverse to an anode

region is provided at

the position opposing to the cathode region in an anode region.

CONSTITUTION: A thyristor 1 is equipped with an anode region 2 provided on the rear surface of a semiconductor substrate 1a, a cathode region 4 provided on the surface, and a gate region 5, and a high specific resistance region 3 to be used as a current path, is provided between the anode region 2 and the cathode

06/24/2002, EAST Version: 1.03.0002

region 4. On the thyristor 1, a buried region 6 with which the life of a charged carrier (a hole in this case) is provided on the position opposite to the cathode region 4 in the anode region 2. The buried region 6 in the impurity region of the conductivity reverse to that of the anode region 2. As a result, a hole is instantaneously vanished by the above-mentioned buried region 6 without increasing a leakage current, and the region 6 works to shorten the turn-off period. Moreover, as the density of impurities is in an excellently uniform state, the degree of irregularity in the turn-off period is small.

COPYRIGHT: (C) 1989, JPO&Japio

⑲ 日本国特許庁(JP)

平1-272158 ⑫ 公 開 特 許 公 報 (A)

⑤Int. Cl. 4

識別記号

广内整理番号

@公開 平成1年(1989)10月31日

H 01 L 29/74

M - 7376 - 5F

審査請求 未請求 請求項の数 2 (全5頁)

半導体装置およびその製法 図発明の名称

頭 昭63-100604 ②特

願 昭63(1988) 4月23日 29出

冶 毛 野 拓 @発明者 和 志 井 者 富 @発 明 典 宮本 靖 @発 明 者 卓 哉 菰 田 者 何発 明 英 Ħ 光 者 前 70発明 鈴木 裕 @発 明 者 松下電工株式会社 の出願 人 弁理士 松本 武彦 70代 理 人

大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地

明

1. 発明の名称

半導体装置およびその製法

2. 特許請求の範囲

1 半導体基板の一側にアノード領域を、他側 にカソード領域を備え、両領域の間に電流通路と なる高比抵抗領域を備えている半導体装置におい て、前記アノード領域におけるカソード領域と相 対する位置に、同アノード領域と逆導電型の埋め 込み領域が設けられていることを特徴とする半導 体装置。

2 半導体基板の一側にアノード領域を、他側 にカソード領域を備え、両領域の間に電流通路と なる高比抵抗領域を備えている半導体装置を製造 する方法において、前記アノード領域の全厚みの うち一部の厚みを有する半導体基板を用い、前記 カソード領域と相対する個所に逆導電型の不純物 領域を形成した後、前記アノード領域の残りの厚 み分を積層する工程を含むことを特徴とする半導 体装置の製法。

3. 発明の群編な説明

〔産業上の利用分野〕

この発明は半導体装置およびその製法に関する

〔従来の技術〕

半導体装置として、静電誘導サイリスタや絶縁 ゲート型パイポーラトランジスタ(IGBT)の ように、アノード領域とカソード領域の間に、ア ノード領域と逆導電型の高比抵抗領域を備え、同 高比抵抗領域を流れる電流がゲート電極に印加さ れる電圧に応じて制御され、電子と正孔の両方の 荷倉担体がキャリアとなっている装置がある。例 えば、静電誘導サイリスタは、第3図にみるよう な構成である。

静電誘導サイリスタ20は、アノード領域21 とカソード領域23の間に髙比抵抗領域(ベース 領域)22を値え、カソード領域23の近傍にゲ ート領域24を備えている。もちろん各領域21 、23、24には電極21′、23′、24′が 、それぞれ設けられている。この静電誘導サイリ

スタ20は、電液密度が大きく、かつ、順方向電圧降下(オン抵抗)が小さく、しかも、ターンオン時間が短いという特徴を有する。しかしながら、遮断時は、アノード側から注入される正孔を瞬時にして断てないため、ターンオフ時間が、例えば、MOSFET等に比べて長い(通常、数μ3~数十μs程度)という問題がある。

従来、ターンオフ時間を短くするために、再比抵抗領域内に電子線やプロトンを照射して格子欠陥領域を形成したり、金や白金等の重金属を拡散してライフタイムキラー領域を形成したりすることが行われている。格子欠陥領域やライフタイムキラー領域はターンオフ時にアノード側から注入されてくる正孔を直ちに消滅させるため、ターンオフ時間が短くなる。

(発明が解決しようとする課題)

しかしながら、前記の格子欠陥領域の形成やティフタイムキラー領域の形成は、逆方向リーク電 波の増加という半導体装置の性能低下を伴う。

しかも、電子線やプロトンの照射による格子欠

領域の残りの厚み分を積層する工程を含むように している。

(作用)

請求項1記載の半導体装置は、アノード領域において、ターンオフ時に荷電担体(例えば、正孔)が多く残るカソード領域に相対する位置に、、同学の関域があり、ターンオフの領域があり、ターンオフの領域があり、ターンオフの領域があり、ターンオフの領域があり、ターンオスの領域がアノード領域での正孔は極いでは、正孔は極いでは、正孔は極いに全域がは、大陸の対域がないでは、大陸の対域がないである。

請求項2記載の発明では、アノード領域の全厚 みのうち一部の厚み分を有する基板の、カソード 領域に相対する個所に逆導電型の不純物領域を形成し、ついで、アノード領域の残りの厚み分を積 層している。残りの厚み分の積層により、不純物 領域が埋め込まれるので、埋め込み領域がアノー 陥領域の形成や重金属の拡散によるライフタイム キラー領域の形成は、その欠陥濃度や重金属濃度 を一定に揃えることが難しいために、ターンオフ 時間のバラツキが大きい。

この発明は、上記事情に鑑み、リーク電流が少なく、しかも、短くてバラッキの少ないターンオフ時間を有する半導体装置とその製法を提供することを課題とする。

(課題を解決するための手段)

前記課題を解決するため、請求項1記載の半導体装置は、半導体基板の一側にアノード領域を、 他側にカソード領域を備え、関領域の間に電波 路となる再比抵抗領域を備えている構成において 、前記アノード領域におけるカソード領域と相対 する位置に、同アノード領域と逆導電型の埋め込 み領域を設けるようにしている。

構求項2に記載の半導体装置の製法では、アノード領域の全厚みのうち一部の厚みを有する半導体基板を用い、カソード領域と相対する個所に逆導電型の不統物領域を形成した後、前記アノード

ド領域内に形成される。

埋め込み領域の形成は、不純物拡散と半導体層の積層(例えば、エピタキシャル成長)等、半導体装置の製法で極く普通に用いられている工程であり、しかも、不純物拡散領域での不純物濃度の制御は、格子欠陥密度や重金属濃度の制御に比べて容易である。

さらに、この請求項 2 記載の発明では、埋め込み領域形成用の不純物拡散は浅く拡散時間が短くてすむ。不純物領域の埋め込みをアノード領域の残りの厚分の積層により行うからである。拡散時間が短い場合は、拡散時間が長い場合に比べて、完成した不純物領域自体のバラツキが少ない。領域のディメンジョンや不純物濃度が良く揃うのである。

(実 施 例)

以下、この発明にかかる半導体装置およびその 製法を、その一実施例をあらわす図面を参照しな がら、装置、続いて製法という順で説明する。

第1図は、請求項1記載の半導体装置の一例で

ある静電誘導サイリスタ(以下、「サイリスタ」 という)をあらわす。

サイリスターでは、荷電担体(この場合は正孔) 寿命を縮める埋め込み領域 6 が、アノード領域 2 におけるカソード領域 4 と相対する位置に設け

領域5形成後、第2図向にみるように、N 層妻面のSi0。膜にカソード領域形成用の不純物を拡散するための窓12を明け、一方、P層妻面のSi0。膜には埋め込み領域形成用の不純物を拡散するための窓14を明ける。窓14は窓12の直下にあるように明けられる。つまり、窓12を備えたマスク11と窓14を備えたマスク13を形成するのである。

マスク11、13を形成した後、N型用の不純物を注入拡散する。そうすると、第2図(に)にみるように、N・型不純物領域ができる。客12に形成されたN・領域はカソード領域4であり、客14に形成されたN・領域6′は埋め込み領域になる。N・領域6′は、丁度、カソード領域4に相対する位置にある。窓14が客12の直下にあったからである。

裏面のマスク13をエッチング除去した後、P 層の上にCSUB = 10' * CB ** 以上の濃度でP* 層 を積層する。そうすると、第2図(のにみるように 、アノード領域2と埋め込み領域6が完成するこ

られている。同埋め込み領域 6 は、アノード領域 2 と逆導電型の不純物領域である。そのため、この埋め込み領域 6 がリーク電波の増加を伴わずに、正孔を瞬時にして消滅させ、ターンオフ時間を協める作用をすることは、上で説明した通りである。しかも、不純物濃度は良く一定に揃っているため、ターンオフ時間のバラッキも少ない。

続いて、研求項2記載の半導体装置の製法の一 例によるサイリスタ製造について説明する。

まず、第2図向にみるように、P層の上にN・ 層がある半導体基版10を準備する。P層はアノード領域の一部の厚み分である。一方、N・層は 高比抵抗領域となるが、もちろん、ゲート領域お よびカソード領域が形成される。構求項2記載の 発明では、半導体基板として、このように、アノード領域の全厚みのうち一部の厚みを有するもの を用いて製造を行うようにする。

ついで、N・局表面にマスク(図示省略)を設け、不純物を選択拡散することにより、第2図(b)に示すように、ゲート領域5を形成する。ゲート

ととなる。

最終的には、第1図のサイリスタ1と同様、各 電極を形成してサイリスタを完成させるようにす

このようにして、前記の利点を有するサイリス タを作成することができるのである。

上に説明した製法の一例では、マスク11、13を形成する際の窓12、14が明く個所以外のところを覆うレジストを両SiO:膜上に形成するまでは、個別の作業で行うが、それ以後、SiO:膜をエッチングして窓12、14を明けたり、窓12、14に不統物領域を形成したりするのは同時に行える。したがって、作業としては、P層表面のマスク13形成用のパターン化レジストを設ける作業と、P・層をエピタキシャル成長させる作業が増える程度である。

なお、第1図および第2図(d)では、便宜上、図面ではアノード領域2全体をP・層として表しているが、高比抵抗領域3寄りでは厳密にはP層である。先に形成したアノード領域の一部厚み分が

P層であるからである。アノード領域2の先に形成した一部厚みを、後で積むP・層よりもでも、少の生物でであるのは、外型用にするのは、外型用機物で低消した。 N型用であるのが難した。 P型不純物で機消しされる量があるではない。 もちろん、先に形成するアノード領域の残り分がP層であってもよい。

この発明は上記実施例に限らない。例えば、サイリスタが、第1図に示すような表面ゲート型でなく、いわゆる埋め込みゲート型等の他の構造のものであってもよい。半導体装置も、絶縁ゲート型パイポーラトランジスタ等の他の種類の半導体装置であってもよい。なお、トランジスタの場合は、通常、カソード領域はソース領域と、アノード領域はドレイン領域と称される。

(発明の効果)

上記で説明した請求項1記載の半導体装置は、

以下の効果を奏する。

ターンオフ動作の際、荷電担体が多く残るカソード領域に相対する位置に、逆導電型の埋め込み層が高電担体の再結合を促進するなどして瞬時に消滅させるため、ターンオフ時間が短い。

格子欠陥領域やライフタイムキラー領域がない ため、リーク電波が少ない。

埋め込み領域の不能物濃度は比較的良く揃うため、ターンオフ時間のバラツキが少ない。

請求項2記載の発明は、上記の効果を有する半 導体装置を得ることができる他に、下記のような 効果がある。

埋め込み領域形成に必要な工程が、不純物の拡 散や半導体層の積層等、半導体製造で揺く普通に 用いられる工程ばかりであるから、半導体装置の 製造は容易である。

埋め込み領域形成の際の不純物拡散は浅く行う だけであるから、埋め込み領域自体のバラツキが 少なく、一層、ターンオフ時間のバラツキが少な


くなる。

4. 図面の簡単な説明

第1図は、請求項1記載の発明の半導体装置の一例のサイリスタをあらわす経断面図、第2図(a) ~ (d) は、このサイリスタを請求項2記載の発明の半導体装置の製法の一例により製造するときの様子を工程順にあらわす経断面図、第3図は、サイリスタの基本構成をあらわす経断面図である。


1 … サイリスタ(半導体装置) 1 a … 半導体 基板 2 … アノード領域 3 … 高比抵抗領域 4 … カソード領域 6 … 埋め込み領域 1 0 … アノード領域の全厚みのうち一部の厚みを有す る半導体装板

代理人 弁理士 松 本 武 彦



-372-

24



第 3 図

